一、新一代数字环路技术的分析和实现（论文文献综述）
毕彦峰[1]（2021）在《基于软件无线电的数据传输系统设计与实现》文中研究指明随着智慧火箭理论的提出和验证,我国航天电子测量系统的基本架构已经发生了根本上的改变。从原来了“一型号一方案”逐渐转变为通用的模块化设计,箭内测试系统也变为了主干区域线缆连接和子区域自组网设计,其中模块化通用无线电收发模块起到了决定性的作用。本课题基于无线传输系统模块化的可复用性设计并实现了一种基于软件无线电的数据传输系统,可以满足不同场合的模块化应用,射频接收模块和发射模块的数据传输速率、调制解调等基带信号处理方法、采样率以及工作频点等各项参数均可以对其进行动态配置,具有十分重大的意义。首先,为实现射频板卡的通用性设计,射频部分采用ADI公司生产的射频捷变收发器AD9363,其采样率、滤波器系数等内部参数均可以通过SPI接口进行配置,为不同场合的应用提供了极大的灵活性。同时为了匹配AD9363的频带范围,射频前端选取了超宽带巴伦。为实现高速基带信号处理的同时来兼顾基带处理算法的重配置性,主控芯片采用Xilinx公司新一代ARM+FPGA异构架构的Zynq-7000系列芯片,可以通过PS端动态地配置PL端的程序,以此来实现基带处理算法的更改。其次,对射频发射模块和射频接收模块的基带数据处理算法分别进行了理论上的分析和利用MATLAB对基带处理算法进行仿真验证,然后利用硬件描述语言和高层次综合工具将算法进行FPGA实现,并将其封装成专用硬核对算法进行硬件加速,极大地提高了PS端的计算能力。最后,搭建基于软件无线电数据传输平台并制定测试方案,通过频谱仪测试以及利用在线逻辑分析仪抓取内部数据来对数据进行分析,对系统射频数据的接收和发射进行了验证。测试结果表明,本课题设计的系统能够实现数据收发以及通过修改配置来更改传输时的系统参数,工作状态良好具有一定的工程应用价值。
仇通胜[2]（2021）在《基于北斗三号的无线电掩星接收机信号处理关键技术研究》文中研究说明基于全球导航卫星系统（Global Navigation Satellite System,GNSS）的无线电“掩星”探测接收机亦称GNSS无线电“掩星”接收机。其因为可对全球中性大气和电离层进行探测,并具有全天候、高精度、低成本、长期稳定等优点,在数值天气预报、气候变化研究、电离层探测等领域具有广泛应用前景,所以成为地球大气探测领域中不可或缺的先进专用设备。此外,GNSS无线电“掩星”接收机的核心任务是对接收到的导航信号包括折射信号即“掩星”信号和直射信号进行实时处理。日前,我国自主建设运行的全球导航卫星系统北斗三号（BDS-3）已正式开通,并且在多个频段播发一系列导航信号为全世界用户提供公开服务。这标志着BDS-3业已成为GNSS中的重要一员,并且是GNSS无线电“掩星”接收机的重要信号源。一方面,BDS-3在设计上考虑了与其他GNSS系统的兼容和互操作。因此,针对BDS-3所播发导航信号的处理技术能够比较容易地拓展应用于处理其他GNSS系统播发的导航信号,这有利于多GNSS系统兼容设计,从而大大提高接收机的“掩星”事件观测数目。另一方面,BDS-3打破了欧美国家在GNSS领域中的长期垄断地位。基于BDS-3的GNSS无线电“掩星”接收机不仅拓展了BDS-3的应用范围,而且在与之相关的国防、科技、经济等方面的安全得到了保障。综上,本文主要针对基于BDS-3的无线电“掩星”接收机的信号处理关键技术进行研究。本文的主要工作和创新如下:1、本文详细介绍了GNSS无线电“掩星”探测技术的发展脉络和GNSS无线电“掩星”接收机及其信号处理技术的国内外发展现状,并且指明了GNSS无线电“掩星”接收机及其信号处理技术的未来发展方向。2、本文从GNSS无线电“掩星”接收机探测地球大气的系统整体出发,全面介绍了全球导航卫星系统、GNSS无线电“掩星”探测技术的基本原理和GNSS无线电“掩星”接收机的系统组成及其信号处理流程,从而揭示了三者之间的紧密联系,进一步说明了GNSS无线电“掩星”接收机的性能对GNSS无线电“掩星”探测技术反演结果的质量起到了决定性作用。3、本文系统地介绍了导航信号捕获基本原理和技术现状,并且基于“短时相干积分加FFT”的二维并行搜索方法,提出了一种“改进的串并匹配滤波器”。该“改进的串并匹配滤波器”与目前常用的“串并匹配滤波器”和“部分匹配滤波器”相比,具有最低的系统复杂度和最少的硬件资源消耗。基于该“改进的串并匹配滤波器”,并且从实际需求出发,以BDS-3为主,通过解决一系列兼容设计上的难题,提出了一种多GNSS系统兼容捕获方案。该方案能够捕获目前四大主要GNSS系统所播发的常用民用导航信号,并且具有复杂度低、硬件资源消耗少的特点。这有助于增加GNSS无线电“掩星”接收机的“掩星”事件观测数目,并且提高其定位精度等。4、本文深入研究了以BDS-3 B1C信号为代表的新一代导航信号的“子码”特点、“子码”相位快速确定方法和“子码”捕获基本原理与技术。基于此,本文首先提出了一种基于“子码特征长度向量”的“子码”相位快速确定方法,解决了“子码”符号模糊问题并进一步加快了“子码”相位的确定。紧接着,本文提出了一种新颖的“子码”捕获方法——“部分相关方法”。“部分相关方法”相比当前已有方法,硬件资源消耗更少、捕获速度更快、并且捕获概率无明显降低。这提高了GNSS无线电“掩星”接收机在同步和弱信号处理方面的性能。5、本文充分回顾并深入讨论了导航信号跟踪基本原理与技术,论述了GNSS无线电“掩星”接收机对跟踪环路的具体要求和技术路线选择。随后,基于对自适应陷波器技术和锁频环技术的深入研究,本文提出了一种基于自适应滤波器的“新型锁频环”用于信号跟踪。以跟踪BDS-3 B1C信号为例,仿真结果表明,该“新型锁频环”的跟踪灵敏度、跟踪精度和收敛速度全面优于传统二阶锁频环,从而显着提高了GNSS无线电“掩星”接收机的跟踪环路的性能。
谭玉莲[3]（2021）在《HIAF-BRing电源样机数字控制器设计和实现》文中研究表明增强器BRing是强流重离子加速器HIAF加速器系统的核心,是获取高流强、高能量、高品质重离子束流的关键部分。BRing磁场的上升速率应达到12 T/s以实现束流由低能快速地加速到高能,从而提高加速器运行效率。因此BRing二极铁电源的输出电流,其上升和下降时间应在百毫秒内,上升速率应达到38000A/s。为了达到这个目标,二极铁电源采用全储能,变前励,多个全开关功率单元串并联的实现方案:大量的母线薄膜电容提供上升段的全部能量;采用高低压切换方法以实现变前励,并同时满足注入平台段电流的相对误差不超过5×10-5以及上升段跟踪误差不超过1×10-4的要求;前级采用PWM整流器,后级采用斩波器,共同实现全开关方案。电源共由21个模块组成,首先由7个功率模块（6高压1低压）串联,再将3个支路并联,以达到5100 A/3620 V的输出目标。这些实际的工程需求,不仅是对电源的挑战,也对其数字控制器的设计提出了很高的要求。为解决21个功率模块的空间分布,协调控制,多信号传输等问题,同时提高数字控制器的抗干扰性能,提出了基于全光纤介质传输的主从控制器架构方案。针对主从控制器架构,设计了多模块间多芯片大容量数据高速传输机制,实现了全部软件开发工作。主控制器实现了整机逻辑控制、故障保护、网络通讯、调试数据回读、后级调节运算、脉冲输出等功能,从控制器实现了数据采集、故障检测以及前级PWM整流等功能。依照HIAF-BRing二极铁电源的多模块串并联的特点,设计了基于有限状态机FSM的电源状态检测轮询机制,实现了整体有序逻辑控制,使得大电流、宽电压范围、大功率电源状态可观测,运行稳定,同时辅以双冗余模块故障联锁保护系统,大大提高电源的可靠性。针对电源调试需求,利用用户数据报协议UDP千兆以太网,提出了基于先进先出FIFO的较低延迟应用层协议数据解析方案,设计了应用层协议的重发机制,实现了多达65535种大容量数据的带时间戳回读,同时增设了具备一定刷新率的实时数据回读显示功能,极大增加了电源调试运行的安全性和效率。该数字控制器现已经全面应用于HIAF-BRing二极铁电源样机中,囿于功率模块数目的限制,暂时实现了单支路5模块串联,3支路并联,共15个模块串并联工作,上升和下降时间处于百毫秒内,5100 A/3620 V输出,注入平台段相对误差不超过6.25×10-5,上升段跟踪误差不超过2.5×10-4的输出目标,基本达到了设计预期。在电源实际调试、老化实验等长达10个月的实验中验证了其工程实现方案的可行性和合理性,解决了HIAF工程中一个重要的核心技术问题。
杜子俊[4]（2021）在《基于锦标赛选择的混沌人工蜂群算法的水声信道盲均衡研究》文中研究说明海洋强国竞争是当前海洋科技发展的国际大背景,也是我国的基本国策。海洋信息传输是获取海洋信息、实施海洋观测、科学考察的关键技术。声波是目前唯一可以实现水下中远距离传播的物理载体,因此获取水下数据的主要途径需要依靠水声通信技术。而海洋中的水声信道则属于极其复杂的随机信道,频带窄且传输效率低下。水声信道的时变性及多径度的时延效应导致信道产生了时间、频率等选择性的衰落,从而使得通信信号经过该信道传输后会发生严重的串扰。传统的自适应均衡技术能够有效抑制多径效应导致的通信不佳的状况,但由于需要周期性发送训练序列,占用了本不富裕的信道资源,降低了通信效率。盲均衡技术因不需要通过重复发送训练序列以获取信道特性,大大提高了通信过程中对带宽的使用效率。然而传统盲均衡技术存在稳态误差大、收敛速度慢、容易陷入局部最小等缺点。因此,本文提出一种基于锦标赛选择的混沌人工蜂群算法（Tou rnament-selection of Chaotic Artificial Bee Colony Algorithm,TCABC）用以优化水声通信盲均衡技术。本文主要完成了以下工作内容:（1）提出一种锦标赛选择的混沌人工蜂群算法。通过混沌矩阵对种群进行初始化,提高了种群的丰富性,防止算法陷入局部最优;进一步对产生的新一代种群进行高斯扰动,提升种群的多样性,防止算法陷入局部最小化;最后利用锦标赛选择算法计算跟随蜂选取引领蜂的概率,提高了算法的全局信息利用率,避免了早熟现象。（2）利用锦标赛选择的混沌人工蜂群算法对常模盲均衡技术（Constant Mo dulus Algorithm,CMA）进行改进。将均衡前后信号的均方误差值作为TCABC算法的代价函数,CMA的初始权值作为算法的所求蜜源,将最后输出的全局最小值作为均衡器的新初始抽头系数,从而优化CMA盲均衡算法。（3）仿真验证TCABC算法以及基于锦标赛选择的混沌人工蜂群算法的盲均衡技术（Tournament-selection of Chaotic Artificial Bee Colony Algorithm-CM A,TCABC-CMA）的有效性。本文首先基于六种基本测试函数,将锦标赛选择的混沌人工蜂群算法与传统蜂群算法、粒子群算法、布谷鸟算法、萤火虫算法以及差分进化算法进行优化仿真测试对比,证明所提算法的有效性。然后将TCAB C-CMA算法与改进前的人工蜂群盲均衡算法（Artificial Bee Colony AlgorithmCMA,ABC-CMA）进行信号均衡仿真对比,进一步验证本文所提TCABC-CMA算法在信道均衡方面的应用价值。研究表明TCABC算法在寻优速率上明显优于其他五种算法,且适用性大大提高。将锦标赛选择的混沌人工蜂群算法应用于水下信道盲均衡算法后,在收敛速度基本不变的情况下,均方误差明显降低,有效改善了星座图收敛精度,大大提升了盲均衡技术的有效性。
李毅[5]（2020）在《基于多核处理平台的HEVC解码核心模块并行处理的算法设计与实现》文中进行了进一步梳理新一代视频编码标准—H.265/HEVC中引入了很多新特性,这些特性在提升编码效率的同时,也使得相比之前的标准—H.264/AVC,HEVC的计算复杂度变得更高。另外,HEVC标准针对的是高清和超高清视频应用,而这些视频通常含有巨大的数据量,这些因素使得实时处理HEVC标准视频流成为传统单核处理器面临的一大挑战。所幸,HEVC标准在开发时就考虑到了这些问题,提供了很多并行工具,这些并行工具可以缓解计算复杂度高和数据量大带来的实时处理困难。同时,现代处理器从单一内核架构向多核架构发展,也为并行处理算法的实现提供便利。因此,关于HEVC标准的编解码的并行处理算法也成为众多研究者关注的研究对象。本文利用Tilera-GX36多核处理平台,研究基于多核处理平台的HEVC解码核心模块的并行处理算法。论文的研究内容主要包括以下几点:（1）提出并实现了一种基于多线程负载均衡的联合并行环路滤波算法,实现去方块滤波（DBF）和样本自适应补偿（SAO）的联合并行处理。通常,图像中不同区域因为纹理不同,进而对CTU产生不同的划分方式,使得其待滤波边界数目有较大差异。当以CTU为最小并行粒度进行多线程并行时,不同线程的计算负载会出现不均衡现象。针对这一问题,提出了一种区域划分方案,将图像划分为多个区域,每个区域中的待滤波边界数近似。再利用映射关系表,将这些区域分配给多个线程进行并行处理,从而实现各滤波线程间的负载均衡。最后利用缓存技术,将DBF和SAO进行联合,减少两者之间存在的延迟,提高环路滤波整体的并行性。（2）提出并实现了一种基于CTU的HEVC帧内/帧间融合并行解码算法。OWF是以CTU行做为解码并行粒度的算法,会存在由于不同CTU行计算复杂度不同,使得部分帧内解码线程阻塞而产生线程空闲的问题。基于CTU的细粒度波前并行解码方案,可以减少帧内解码线程阻塞的问题,但该方案未考虑帧间CTU解码的并行性。针对这两种并行解码方案尚存在的问题,可以在细化帧内并行粒度的同时,进一步利用了帧间CTU之间的依赖关系,实现以CTU为并行粒度的帧内/帧间融合的并行解码。若当前帧内无CTU待解码时或者存在空闲线程时,空闲的线程可以直接用于相邻帧中满足依赖关系的CTU的解码。从而,进一步减少了线程空闲,提高了多核资源的利用率。（3）提出并实现了基于核心模块融合的HEVC并行解码算法。当将所提出的联合并行环路滤波方案以及基于CTU的HEVC帧内/帧间融合并行解码算法,直接同帧级并行熵解码方案相结合时,并行粒度不同与资源调度会给系统内部带来整体上的延迟。针对这一问题,利用流水线并行技术和分级线程调度策略将三个模块进行融合,减少模块间延迟以及线程空闲时间,提升系统整体的数据吞吐量。之后,利用Tilera多核平台特性,实现HEVC解码的平台优化。实验在Tilera-GX36多核处理器上进行,以libde265作为参考软件,对多种未使用任何并行工具编码形成的高清超高清视频流进行测试。根据实验结果,所提并行环路滤波方案,相比于前人提出的快速融合环路滤波算法,并行性能平均提升了约9.1%;基于CTU的HEVC帧内/帧间融合并行解码算法,相比于OWF和基于CTU的细粒度波前并行方案,并行性能平均分别提升了约18.3%和8.5%;实现的基于核心模块融合的HEVC并行解码算法,相比于细粒度多层次并行解码算法最大并行加速比平均提升了约8.15%。
蔡依伦[6]（2020）在《同步多通道宽带本振单元的研究与设计》文中进行了进一步梳理针对多信道测量需求,本文研究与设计了工作频率范围覆盖900 MHz～18.1 GHz,具有相位同步功能的多通道宽带本振单元。论文的主要工作有:1.提出了同步多通道宽带本振单元系统方案。根据本振单元的技术指标要求,以及结合接收机和发射机的混频方案,确定了本振单元系统方案。方案采用锁相环频率合成技术,能够同时提供两路本振信号,其中每路本振信号通过功率分配网络实现1分8输出,输出功率电平可程序控制。2.解决了相位同步的关键技术。在改善锁相环相位噪声、抑制杂散、优化环路带宽和加快跳频速度等工作的基础上,利用硬件和相位同步算法实现了本振单元的相位同步功能,解决了信道校准过程和信道测量过程中的本振源相位同步问题。为准确测量信道特征提供了保障。3.完成了同步多通道宽带本振单元的设计与实现。主要包括芯片选型以及相关器件评估、原理图设计、PCB版图绘制、结构件设计和上位机软件编写等工作。评估了锁相环、射频开关、放大器和功率分配器等主要器件;设计原理图和规划PCB布局及走线时着重考虑抑制噪声干扰,并设计了电磁屏蔽结构;提出了信道测量系统频率扫描实现方案;设计了人机界面友好便捷的上位机程控软件。4.完成了实物的测试以及系统联调工作。模块测试结果满足系统指标要求,能够长时间稳定工作且上位机控制功能可靠。系统联调结果符合预期。本文研制的本振单元频率范围覆盖广,能够同时给多个收发信机提供质量良好的本振信号,且可以实现相位同步功能。可以为后续相关研究提供基础,具有广阔的应用前景。
张若峤[7]（2019）在《面向5G移动通信的混合波束赋形相控阵系统及关键技术研究》文中提出随着无线通信技术的快速发展,第五代（5th-Generation,5G）通信技术已成为全球性研究热点。相比于前几代的移动通信网络,5G通信系统主要有三大方面的性能提升,包括极高的速率、极大的容量（达到10Gbps峰值速率）以及极低的时延。在5G通信系统中,具有超大规模天线阵列的多输入多输出（Multiple-Input Multiple-Output,MIMO）通信系统引起了学界和产业界的广泛关注。为了提高信噪比和获得更好的信号覆盖,采用波束赋形预编码技术的大规模MIMO天线阵列被认为是最具有发展前景的5G技术方向之一。为了大幅降低通信系统的总功耗和总成本,基于高精度相控阵列的混合波束赋形通信系统为大规模MIMO天线阵列的实际商用提供了可能性。在混合波束赋形架构下,基于相控阵列的大规模MIMO收发系统硬件实现面临许多挑战亟待解决。本文的研究面向混合波束赋形大规模MIMO收发系统的设计,解决了多个相关的技术难题,研制了多个用于5G混合波束赋形的宽带高性能MIMO收发系统以及高精度相控阵列。经过测试表明,研制的收发系统取得了良好的实践效果。本课题主要的研究内容以及创新点如下所述:（1）针对应用于5G移动通信的高性能波束赋形相控阵列,提出了一种用于多用户通信的共口径高精度收发阵列。设计的8天线共口径相控阵列具有两个8单元移相网络,工作频段为3.5GHz,工作带宽为500MHz。移相网络具有1?的移相分辨率,均方根（Root Mean Square,RMS）幅度误差和相位误差分别为0.23dB和0.84?。阵列中的射频前端和天线被两个移相网络共享,进一步降低了制造成本和功耗,并且优化了阵列集成度。设计并应用了一种改进型领结天线,具有更宽的带宽和更小的天线互耦,适合于大规模组阵的应用。射频和波束测量结果表明,该共口径天线阵列可以在100?范围内进行波束赋形,增益波动小于2dB,波束分辨率为0.32?。最终使用双流信号对该阵列进行了多用户通信测试,验证了该共口径阵列在多流多用户的通信场景下具有稳定的通信能力以及良好的系统性能,并能较好的抑制多用户干扰。（2）针对5G移动通信中对模拟波束赋形阵列多种极化以及阵列小型化的应用需求,设计和实现了一种基于高精度低幅度波动移相器的极化可重构天线阵。该极化可重构天线通过在馈电网络中的两路移相器调整双馈端口间的相位差,实现了线极化、左旋圆极化和右旋圆极化之间的极化可重构。同时,该可重构天线的移相馈电网络可以与相控阵列中的移相单元相结合,减少整体阵列中移相器的使用数量,而且使得极化可重构天线具有波束赋形的功能。该高精度移相器可以在360?范围内实现了0.5?移相精度,仅具有0.36dB的RMS幅度误差和0.16?的RMS相位误差。经测试可知,该可重构天线阵具有1.2GHz的阻抗带宽以及800MHz的圆极化轴比带宽,在±32?范围内具有高分辨率的波束扫描效果。最终的实测结果与仿真结果基本一致,表明该天线阵列具有良好的性能,能够满足5G通信系统的应用需求,具有很高集成度和工程应用价值。（3）针对5G毫米波移动通信系统中对高性能频率源的需求,基于基片集成波导（Substrate Integrated Waveguide,SIW）技术,设计了一款基于SIW滤波功分器的单频点高性能振荡器及一款基于SIW可调滤波器的机械可调振荡器。其中,利用SIW滤波功分器将功率分配器嵌入到SIW滤波器中,获得更低的插入损耗和更紧凑的电路尺寸。设计完成的X波段振荡器通过在谐振腔中引入传输零点,增加滤波功分器的群时延峰值,从而获得更好的相位噪声性能。测试结果表明,所设计的基于SIW滤波功分器的振荡器工作在11GHz,输出功率-1.8dBm,且振荡器的相位噪声在1MHz偏移频率下可达-143.3 dBc/Hz,对应的振荡器品质因数（Figure of Merit,FOM）值为211.5dBc/Hz。为了实现振荡器输出连续可调频率,设计了一种基于多层SIW滤波器的连续可调振荡器。通过改变SIW腔中心与移动金属螺丝间的距离,实现了对双层滤波器的谐振中心频率的同时调谐,从而改变振荡器的输出频率,同时减小了一半的滤波器电路面积。基于该可调滤波器设计的振荡器工作在中心频率为7.3GHz,频率调谐范围为3.5%。设计完成的单点频率振荡器和可调频率振荡器均具有令人满意的性能。（4）针对毫米波大规模MIMO通信系统,提出并研发了一种毫米波多通道混合波束赋形架构收发系统。所开发的毫米波收发系统共有32射频通道,工作在28GHz频段,信号带宽为500MHz,采用时分双工（Time Division Duplex,TDD）工作方式。为了实现高波束赋形精度,提出了一种基于中频高精度移相网络的毫米波相控阵,可以在模拟域实现混合波束赋形的模拟预编码矩阵。该高精度毫米波相控阵使用了中频移相架构以及高精度低成本矢量合成移相单元,可以实现360?范围内8-bit移相精度,幅度波动仅为0.13dB。最终测量结果表明,本系统在28GHz的波束覆盖范围大于90?,波束分辨率为0.6?。通过仔细设计毫米波前端电路,所提出的收发机系统的所有32个射频通道均实现了良好的毫米波射频性能,在500MHz带宽内的通道平坦度仅为1.3dB。此外,在两个数据流的空口MIMO通信测试中,两个用户设备各自收到的信号解调得到的误差矢量幅度（Error Vector Magnitude,EVM）分别为2.58%和2.34%。通过双流系统空口通信性能测试,验证了该混合波束赋形收发机系统具有的高质量数据传输能力。
王洋[8]（2019）在《基于深度学习的视频编码技术研究》文中认为随着通信技术、互联网技术的发展和移动终端、智能设备的普及,数字广播电视、互联网视频、视频会议、远程医疗、远程教育等传统多媒体应用以及3D视频、虚拟现实视频、短视频等新兴多媒体应用丰富着人们的日常生活,但同时也使得视频数据呈爆炸式增长,给数据存储和网络传输带来巨大挑战,如何稳定高效的存储和传输海量的视频数据成为目前亟待解决的问题。数字视频压缩技术在视频数据压缩处理中扮演关键角色,数字视频压缩技术在通信、计算机、广播电视等领域的广泛应用促进了数字视频编码标准的产生和发展。目前,已经发布的最新的数字视频编码标准HEVC和AVS2虽然能够满足高清和超高清数字视频的压缩性能需求,但是,随着人工智能的发展和5G时代的到来,更加庞大的视频数据量对视频编码标准提出了更高的要求,因此,在现有数字视频编码标准的基础上进一步提升压缩性能十分必要。近年来,随着深度学习的发展,以卷积神经网络为代表的深度神经网络在计算机视觉、语音识别、自然语言处理等计算机领域都取得了令人瞩目的成果,利用深度学习提升视频编码的压缩性能不仅能够为未来的数字视频编码标准提供技术储备,而且是目前视频编码领域的前沿问题和研究热点。本文从利用深度学习提升视频编码技术的压缩性能角度展开深入研究,涵盖了数字视频编码标准框架中的帧内预测、帧间预测以及环路滤波三个主要模块。具体的研究内容分为以下三个部分:第一,本文提出了基于多尺度卷积神经网络的帧内预测算法,用来提高视频编码中帧内预测的准确性。基于方向插值的帧内预测方法广泛应用在现有的数字视频编码标准中,这种方法能够很好的预测具有主方向纹理的图像块,但是对于复杂纹理的图像块或者方向性较弱的图像块不能获得较好的预测效果。为了提高现有视频编码标准中的帧内预测的准确性和为下一代视频编码标准的制定做技术储备,本文提出了基于多尺度卷积神经网络的帧内预测方法。具体来讲,本文提出的算法由两个子网络组成:多尺度特征提取网络和复原网络。将基于方向插值的帧内预测生成的预测块与其相邻的L型重构像素组合为更大的图像块输入到多尺度特征提取网络,然后将输入图像块进行下采样并提取不同尺度的特征图,最后对特征图进行上采样恢复到原始尺度。复原网络用来聚合不同尺度的特征图,并利用卷积操作生成最终更准确的预测块。实验结果表明,与HEVC参考软件HM 16.9相比,本文提出的帧内预测算法能够获得3.4%的BD-rate节省。第二,本文提出了基于深度神经网络的帧间预测算法,用于提高数字视频编码中帧间预测的准确性。现有的数字视频编码标准中的帧间预测是通过运动估计和运动补偿技术从参考帧获取当前预测块,基于平移运动的运动估计技术不能处理自然视频中的更复杂的变化,如非线性亮度变化、模糊、缩放等。为了提高视频编码中帧间预测的准确性,本文提出了基于深度神经网络的视频编码帧间预测算法,旨在利用当前块邻近的L型重构像素、参考块邻近的L型重构像素提高帧间预测的准确性。具体来讲,本文提出的方法包括三个子网络:关系估计网络、组合网络、深度提纯网络。关系估计网络用于学习当前块与其参考块之间的关系。组合网络用于提取学习到的关系和参考块的特征图,然后将这些特征图连接在一起。深度提纯网络用于生成最终更准确的预测块。实验结果表明,与HEVC参考软件HM 16.9相比,本文提出的帧间预测算法能够获得4.4%的BD-rate节省。第三,本文提出了基于卷积神经网络的环路滤波算法以及基于GPU的环路滤波并行优化算法,前者旨在利用卷积神经网络提升环路滤波的编码性能;后者旨在降低环路滤波的编码复杂度。环路滤波在现有的数字视频编码标准中扮演十分重要的角色,不仅能够去除编码过程中产生的块效应、振铃效应,提高重构视频的主观质量,而且能够提高视频编码的压缩性能。本文从两个方面对环路滤波展开深入的研究。一方面,从提高环路滤波的编码性能入手,本文提出了基于卷积神经网络的环路滤波算法。具体来讲,本文提出了一个全新的卷积神经网络结构,利用编码过程中产生的边信息（如块划分、残差以及运动矢量）结合重构视频本身来提高环路滤波的性能。实验结果表明,与HEVC参考软件HM 16.9相比,本文提出的帧间预测算法能够获得4.6%的BD-rate节省。另一方面,环路滤波的较高复杂度是HEVC在实时编码应用场景中的瓶颈,为了降低环路滤波的编码复杂度以及考虑基于深度学习的视频编码架构使用CPU+GPU的多设备协同编码,本文提出了基于GPU的环路滤波并行优化算法。具体来讲,本文提出了使用CPU+GPU的多设备协同的并行编码方案,通过将HEVC编码端Deblocking和SAO联合在GPU端并行处理来降低环路滤波的编码复杂度。实验结果表明,与HEVC的开源编码器x265相比,本文提出的环路滤波并行算法能够获得47%的编码加速。
许森[9]（2019）在《宽带MIMO-OFDM接收机定时同步方案与实现》文中认为随着移动通信应用场景愈加丰富,人们对通信质量与速率的要求越来越高。多输入多输出-正交频分复用（Multiple Input Multiple Output-Orthogonal Frequency Division Multiplexing,MIMO-OFDM）技术,利用多天线的分集与复用可以显着提高信道容量,有着频谱利用率高、传输速率快、调制方式灵活等诸多优点,在即将到来的第五代移动通信技术（Fifth Generation,5G）中将作为最主要的传输技术服务于用户。对于搭载MIMO-OFDM技术的通信系统,接收数据的同步与恢复是决定系统性能的关键。本文针对提高系统接收机在复杂信道下的性能,重点研究了定时同步算法以及频偏恢复控制方案,主要包括以下几个部分:首先,对课题研究背景进行介绍,并总结了国内外定时同步算法的研究与发展。研究了MIMO-OFDM系统接收机同步的类型,分为符号定时同步、采样钟同步以及频率同步三大类,其中符号定时同步与采样钟同步构成定时同步。分别分析了三类同步误差对系统性能产生的影响,并介绍了接收机同步的系统模型。根据估计误差的逻辑关系给出了接收机定时同步的系统模型与总体实现方案,并拟定了系统同步从MATLAB到FPGA的验证方案。其次,对定时同步方案的实现算法进行了深入研究。针对符号定时同步算法。介绍了联合最大似然估计（Joint Maximum Likelihood,ML）、ML改进算法以及多点集相关（Multiple Point Set Correlation,MPSC）等几种经典算法。使用MATLAB对恶劣信道下的同步估计进行建模,通过仿真比较了各个算法的优缺点,最后针对MPSC算法的实现方式做出了一些改进。针对采样钟定时同步算法,给出了两类通用的采样钟定时同步实现模型。详细介绍了非同步采样钟恢复方案,该方案的主体是一个Farrow结构的内插滤波器,通过对高倍采样数据进行内插来恢复原始数据。对其进行MATLAB仿真后,验证了采样钟定时的性能。最后,给出了一个通用型MIMO-OFDM收发系统的实现结构。根据前述的理论与算法,设计了系统接收机的整体定时同步方案,包括粗符号定时同步、采样钟定时同步以及频偏控制与恢复三大部分。基于FPGA分别设计了三个部分的硬件实现总体结构及其各个子模块的实现结构。同时,联合射频捷变收发芯片AD9361设计了数据的射频接口模块,完善了收发系统并给出整体同步方案在FPGA中的资源占用率。最终将整体MIMO-OFDM系统硬件程序下载到FPGA中,结合MATLAB对同步处理后的数据进行了分析,验证了接收端同步的性能算法以及硬件实现结构的可靠性。
蔡长城[10]（2019）在《基于FPGA的数字下变频和数字同步技术实现》文中指出数字下变频和数字同步技术是无线通信领域的重要技术,广泛应用于第三,第四和新一代移动通信系统,他们是无线通信信号处理的基础和核心技术,是后端信号解调,解密和译码等步骤的前提。FPGA是并行高速可编程数字信号处理芯片,大量应用于通信、装备制造、医疗和航天等领域,基于FPGA实现数字下变频技术和数字同步技术,具有较高的工程应用价值。本文基于数字下变频和数字同步理论,开展了基于FPGA的数字下变频和数字同步技术研究,主要工作包括:1.针对信道化接收机中,单路信号带宽相对于系统带宽较窄,直接采用FPGA进行滤波器设计时,所需要的数字滤波器阶数往往较高,不利于工程实现的问题,本文首先采用可变载波的形式实现信道化的数字下变频,然后采用CIC、半带和FIR三级滤波器直连的形式降低数据速率,从有效避免了高阶滤波器设计带来的高复杂度问题。仿真分析和编程实测表明,该方法能有效降低滤波器的阶数,进而减少工程实现的逻辑资源使用数量,并且DDC精度得到了有效提高。2.数字同步技术是数字信号处理的重点和难点技术,基于FPGA的数字锁相环技术是实现数字同步和解调的关键技术。本文立足于工程实现,在现有的FPGA平台上,实现了数字同步技术。首先分析了载波同步技术的工程实现难点,详细介绍了鉴相器、环路滤波器以及数控振荡器的工作原理,然后根据模拟锁相环技术给出了常用数字锁相环中的FPGA实现步骤,最后在高性能FPGA平台上对方法进行了仿真验证。理论分析和编程试验表明,该方法能有效实现载波同步技术,性能稳定可靠。
二、新一代数字环路技术的分析和实现（论文开题报告）
（1）论文研究背景及目的
此处内容要求：
首先简单简介论文所研究问题的基本概念和背景，再而简单明了地指出论文所要研究解决的具体问题，并提出你的论文准备的观点或解决方法。
写法范例：
本文主要提出一款精简64位RISC处理器存储管理单元结构并详细分析其设计过程。在该MMU结构中,TLB采用叁个分离的TLB,TLB采用基于内容查找的相联存储器并行查找,支持粗粒度为64KB和细粒度为4KB两种页面大小,采用多级分层页表结构映射地址空间,并详细论述了四级页表转换过程,TLB结构组织等。该MMU结构将作为该处理器存储系统实现的一个重要组成部分。
（2）本文研究方法
调查法：该方法是有目的、有系统的搜集有关研究对象的具体信息。
观察法：用自己的感官和辅助工具直接观察研究对象从而得到有关信息。
实验法：通过主支变革、控制研究对象来发现与确认事物间的因果关系。
文献研究法：通过调查文献来获得资料，从而全面的、正确的了解掌握研究方法。
实证研究法：依据现有的科学理论和实践的需要提出设计。
定性分析法：对研究对象进行“质”的方面的研究，这个方法需要计算的数据较少。
定量分析法：通过具体的数字，使人们对研究对象的认识进一步精确化。
跨学科研究法：运用多学科的理论、方法和成果从整体上对某一课题进行研究。
功能分析法：这是社会科学用来分析社会现象的一种方法，从某一功能出发研究多个方面的影响。
模拟法：通过创设一个与原型相似的模型来间接研究原型某种特性的一种形容方法。
三、新一代数字环路技术的分析和实现（论文提纲范文）
（1）基于软件无线电的数据传输系统设计与实现（论文提纲范文）
| 摘要 |
| Abstract |
| 1.绪论 |
| 1.1 研究背景及意义 |
| 1.2 国内外现状 |
| 1.3 具体研究内容和章节架构 |
| 2.发射模块关键参数分析与验证 |
| 2.0 发射模块的基本组成 |
| 2.1 成型滤波器 |
| 2.2 差分编码 |
| 2.3 QPSK调制 |
| 2.4 本章小结 |
| 3.接收模块关键参数分析与验证 |
| 3.1 接收模块的基本组成 |
| 3.2 频偏估计 |
| 3.3 载波同步 |
| 3.4 位同步 |
| 3.5 本章小结 |
| 4.硬件设计 |
| 4.1 硬件总体设计 |
| 4.2 射频电路设计 |
| 4.3 主控设计 |
| 4.4 电源设计 |
| 4.5 接口设计 |
| 4.6 本章小结 |
| 5.数据传输系统的实现 |
| 5.1 差分编码的FPGA实现 |
| 5.2 成型滤波器的FPGA实现 |
| 5.3 QPSK调制的FPGA实现 |
| 5.4 频偏估计的FPGA实现 |
| 5.5 载波同步的FPGA实现 |
| 5.6 位同步的FPGA实现 |
| 5.7 插值滤波器的HLS实现 |
| 5.8 总体测试 |
| 5.9 本章小结 |
| 6.总结与展望 |
| 参考文献 |
| 攻读硕士学位期间发表的论文及所取得的研究成果 |
| 致谢 |
（2）基于北斗三号的无线电掩星接收机信号处理关键技术研究（论文提纲范文）
| 摘要 |
| abstract |
| 第1章 绪论 |
| 1.1. 研究背景及意义 |
| 1.1.1. 研究背景 |
| 1.1.2. 研究意义 |
| 1.2. 国内外研究现状 |
| 1.2.1. 美国研究现状 |
| 1.2.2. 欧洲研究现状 |
| 1.2.3. 国内研究现状 |
| 1.2.4. 未来发展趋势 |
| 1.3. 本文章节内容安排 |
| 1.4. 本章小结 |
| 第2章 GNSS无线电掩星接收机探测地球大气的系统与原理 |
| 2.1. 全球导航卫星系统 |
| 2.1.1. 美国GPS系统 |
| 2.1.2. 俄罗斯GLONASS系统 |
| 2.1.3. 欧盟Galileo系统 |
| 2.1.4. 中国BDS系统 |
| 2.1.5. 日本QZSS系统 |
| 2.1.6. 印度IRNSS系统 |
| 2.2. 地球大气对无线电波传播的影响 |
| 2.2.1. 中性大气对无线电波传播的影响 |
| 2.2.2. 电离层对无线电波传播的影响 |
| 2.3. GNSS无线电掩星接收机工作原理 |
| 2.3.1. 基本功能 |
| 2.3.2. 系统组成 |
| 2.3.3. 工作原理 |
| 2.4. 地球大气物理参数反演 |
| 2.4.1. 掩星探测中性大气观测几何 |
| 2.4.2. 中性大气物理参数反演 |
| 2.4.3. 电离层物理参数反演 |
| 2.5. 本章小结 |
| 第3章 多GNSS系统兼容捕获技术研究 |
| 3.1. GNSS信号捕获基本原理 |
| 3.1.1. 伪码和载波解调以及相干积分 |
| 3.1.2. 基于相干积分的捕获判决 |
| 3.1.3. 非相干积分及其捕获判决 |
| 3.2. GNSS信号捕获技术现状 |
| 3.2.1. 串行搜索方法 |
| 3.2.2. 码相位并行搜索方法 |
| 3.2.3. 多普勒频率并行搜索方法 |
| 3.2.4. 二维并行搜索方法 |
| 3.3. 改进的串并匹配滤波器 |
| 3.3.1. 二维并行搜索方法基本原理 |
| 3.3.2. 基于ISPMF的二维并行搜索方法 |
| 3.3.3. 二维并行搜索方法比较 |
| 3.4. 多GNSS系统兼容捕获方案 |
| 3.4.1. 目标捕获信号 |
| 3.4.2. 零中频采样率 |
| 3.4.3. 多普勒频率与相干积分 |
| 3.4.4. 长短伪码兼容 |
| 3.4.5. BOC与BPSK兼容 |
| 3.4.6. 捕获引擎设计方案 |
| 3.4.7. 改进的辅助捕获方法 |
| 3.4.8. 实验验证 |
| 3.5. 本章小结 |
| 第4章 子码捕获技术研究 |
| 4.1. 子码简介 |
| 4.2. 子码相位快速确定 |
| 4.2.1. 子码特征长度 |
| 4.2.2. 子码特征长度向量 |
| 4.3. 子码捕获技术 |
| 4.3.1. 子码捕获基本原理 |
| 4.3.2. 子码捕获技术现状 |
| 4.4. 部分相关方法 |
| 4.4.1. 基本原理 |
| 4.4.2. 实现结构 |
| 4.4.3. 算法性能 |
| 4.5. 本章小结 |
| 第5章 GNSS信号跟踪技术研究 |
| 5.1. BPSK调制信号跟踪 |
| 5.1.1. 环路实现结构 |
| 5.1.2. 环路积分 |
| 5.1.3. 环路鉴别器 |
| 5.1.4. 环路滤波器 |
| 5.1.5. 环路性能 |
| 5.1.6. 环路锁定检测 |
| 5.2. BOC调制信号跟踪 |
| 5.2.1. BJ算法 |
| 5.2.2. DE算法 |
| 5.2.3. AC算法 |
| 5.2.4. DPE算法 |
| 5.3. 新型锁频环 |
| 5.3.1. 自适应陷波器 |
| 5.3.2. 自适应调整算法 |
| 5.3.3. 环路结构 |
| 5.3.4. 环路性能 |
| 5.3.5. 抗动态应力特性 |
| 5.4. 本章小结 |
| 第6章 总结与展望 |
| 6.1. 本文总结 |
| 6.2. 论文创新点和主要贡献 |
| 6.3. 论文不足及后续研究工作 |
| 参考文献 |
| 致谢 |
| 作者简历及攻读学位期间发表的学术论文与研究成果 |
（3）HIAF-BRing电源样机数字控制器设计和实现（论文提纲范文）
| 摘要 |
| abstract |
| 第1章 引言 |
| 1.1 HIAF及 BRing简介 |
| 1.2 HIAF-BRing二极铁电源样机介绍 |
| 1.3 HIAF-BRing二极铁电源控制器需求分析 |
| 1.4 加速器电源控制器研究及应用现状 |
| 1.5 论文的主要工作和创新点 |
| 1.5.1 论文的工作内容 |
| 1.5.2 论文的创新点 |
| 第2章 数字控制器方案选择 |
| 2.1 控制器设计前期工作准备 |
| 2.1.1 带ARM核的FPGA控制器初探 |
| 2.1.2 基于RS-485 的主从控制器研究 |
| 2.2 基于全光纤介质的主从控制器硬件介绍 |
| 2.2.1 硬件整体框架 |
| 2.2.2 器件选型及性能分析 |
| 2.3 基于全光纤介质的主从控制器软件介绍 |
| 2.3.1 软件整体框架 |
| 2.3.2 数字调节器模块介绍 |
| 2.3.3 主从逻辑控制模块框架介绍 |
| 2.3.4 故障联锁保护模块框架介绍 |
| 2.3.5 网络数据解析模块框架介绍 |
| 2.3.6 回读数据模块框架介绍 |
| 第3章 高速主从控制及联锁保护设计 |
| 3.1 基于FSM的逻辑控制及轮询机制设计 |
| 3.1.1 嵌入式硬核IP串行收发器原理介绍 |
| 3.1.2 高速采集板的地址编码方法 |
| 3.1.3 状态机编码设计 |
| 3.1.4 状态查询机制设计 |
| 3.2 基于双冗余的模块故障联锁保护系统 |
| 3.2.1 双冗余联锁环路设计 |
| 3.2.2 模块故障联锁板设计 |
| 3.2.3 PLC联锁设计 |
| 3.2.4 FPGA联锁设计 |
| 3.2.5 故障联锁板电路级功能仿真 |
| 3.2.6 联锁保护系统级逻辑功能仿真 |
| 第4章 千兆以太网通讯功能设计 |
| 4.1 基于UDP及 FIFO架构的千兆以太网设计 |
| 4.1.1 以太网基础介绍 |
| 4.1.2 UDP/ IP及 MAC核设计 |
| 4.1.3 数字控制器以太网应用层协议设计分析 |
| 4.1.4 基于FIFO的应用层设计 |
| 4.2 带重发机制的调试数据回读功能设计 |
| 4.2.1 DDR3 SDRAM缓存机制设计 |
| 4.2.2 可靠重发机制设计 |
| 4.2.3 DDR3 SDRAM与网络对接设计 |
| 4.2.4 数据时间戳设计 |
| 第5章 测试结果及分析 |
| 5.1 数字控制器特殊工况测试 |
| 5.1.1 电磁兼容及电气安全测试 |
| 5.1.2 高低温试验测试 |
| 5.2 开机流程测试 |
| 5.3 模块故障联锁测试 |
| 5.4 基于UDP的以太网应用层测试 |
| 5.5 回读系统测试和示波器实测对比 |
| 5.6 电源样机输出指标分析 |
| 第6章 总结和展望 |
| 6.1 论文工作总结 |
| 6.2 下一步工作方向 |
| 参考文献 |
| 附录 |
| 致谢 |
| 作者简历及攻读学位期间发表的学术论文与研究成果 |
（4）基于锦标赛选择的混沌人工蜂群算法的水声信道盲均衡研究（论文提纲范文）
| 摘要 |
| abstract |
| 1 绪论 |
| 1.1 课题背景及研究意义 |
| 1.2 国内外研究现状 |
| 1.2.1 信道均衡研究现状 |
| 1.2.2 水声信道均衡研究现状 |
| 1.2.3 基于智能优化算法的盲均衡研究现状 |
| 1.3 论文研究内容与组织结构 |
| 1.3.1 论文主要研究内容 |
| 1.3.2 论文的组织结构 |
| 1.4 本章小结 |
| 2 水声信道盲均衡技术 |
| 2.1 水声通信的信道特性 |
| 2.1.1 声波的传播损失 |
| 2.1.2 海水中的声速变化及影响因素 |
| 2.1.3 海洋环境噪声 |
| 2.1.4 水声通信的多径效应 |
| 2.1.5 水声通信的多普勒效应 |
| 2.2 盲均衡技术 |
| 2.2.1 盲均衡器的基本概念及分类 |
| 2.2.2 盲均衡器的结构 |
| 2.2.3 盲均衡的性能衡量指标 |
| 2.3 常数模算法(CMA) |
| 2.3.1 常数模算法概念 |
| 2.3.2 常数模算法原理介绍 |
| 2.3.3 常数模算法仿真 |
| 2.4 本章小结 |
| 3 锦标赛选择的混沌人工蜂群算法 |
| 3.1 人工蜂群算法 |
| 3.1.1 人工蜂群算法的研究现状 |
| 3.1.2 人工蜂群算法的生物特性 |
| 3.1.3 人工蜂群算法的算法描述 |
| 3.1.4 人工蜂群算法的基本步骤 |
| 3.1.5 人工蜂群的算法特点 |
| 3.2 锦标赛选择的混沌人工蜂群算法 |
| 3.2.1 标准人工蜂群算法的不足 |
| 3.2.2 Chebyshev混沌映射种群初始化 |
| 3.2.3 锦标赛选择机制 |
| 3.2.4 新一代种群的高斯扰动 |
| 3.3 实验仿真 |
| 3.3.1 仿真环境 |
| 3.3.2 仿真测试函数 |
| 3.3.3 仿真参数设置 |
| 3.3.4 实验结果分析 |
| 3.4 本章小结 |
| 4.基于TCABC算法的盲均衡技术 |
| 4.1 CMA算法的不足 |
| 4.2 TCABC-CMA算法原理 |
| 4.3 TCABC-CMA算法步骤 |
| 4.4 实验仿真与结果分析 |
| 4.5 本章小结 |
| 5.水声通信平台的搭建与测试 |
| 5.1 软件系统设计 |
| 5.1.1 Costas环载波同步 |
| 5.1.2 Gardner算法位同步 |
| 5.2 硬件系统设计 |
| 5.2.1 硬件系统模型 |
| 5.2.2 硬件参数介绍 |
| 5.3 系统测试 |
| 5.3.1 测试环境介绍及参数设置 |
| 5.3.2 测试结果分析 |
| 5.4 本章小结 |
| 6.总结和展望 |
| 6.1 工作总结 |
| 6.2 未来的工作与展望 |
| 参考文献 |
| 致谢 |
| 攻读学位期间发表的学术论文 |
（5）基于多核处理平台的HEVC解码核心模块并行处理的算法设计与实现（论文提纲范文）
| 摘要 |
| abstract |
| 专用术语注释表 |
| 第一章 绪论 |
| 1.1 论文研究背景与意义 |
| 1.2 相关技术背景 |
| 1.2.1 视频压缩编码技术简介 |
| 1.2.2 国际视频编码标准的发展历程简介 |
| 1.2.3 多核技术发展简介 |
| 1.2.4 TILERA多核平台简介 |
| 1.3 国内外研究现状 |
| 1.4 论文研究内容及安排 |
| 1.4.1 论文研究内容 |
| 1.4.2 本文安排 |
| 第二章 H.265/HEVC视频编码标准及并行结构分析 |
| 2.1 H.265/HEVC视频编码标准概述 |
| 2.2 H.265/HEVC编码关键技术简介 |
| 2.2.1 四叉树结构 |
| 2.2.2 帧内预测 |
| 2.2.3 帧间预测 |
| 2.2.4 变换与量化 |
| 2.2.5 环路滤波 |
| 2.2.6 熵编码 |
| 2.3 H.265/HEVC编解码并行处理 |
| 2.3.1 概述 |
| 2.3.2 图像组(GOP)并行 |
| 2.3.3 帧(Frame)级并行 |
| 2.3.4 Slice级并行 |
| 2.3.5 Tile级并行 |
| 2.3.6 CTU级并行 |
| 2.4 H.265/HEVC解码模块分析 |
| 2.4.1 H.265/HEVC解码基本流程 |
| 2.4.2 H.265/HEVC各解码模块分析 |
| 2.5 本章小结 |
| 第三章 基于多线程负载均衡的DBF+SAO联合并行环路滤波 |
| 3.1 H.265/HEVC标准中的环路滤波概述 |
| 3.2 H.265/HEVC标准中的去方块滤波 |
| 3.2.1 去方块滤波的数据处理特点 |
| 3.2.2 去方块滤波的可并行性 |
| 3.3 像素样本自适应补偿SAO |
| 3.4 现有并行滤波方案分析 |
| 3.5 DBF+SAO联合并行环路滤波 |
| 3.5.1 并行环路滤波的设计 |
| 3.5.2 并行环路滤波的实现 |
| 3.6 本章小结 |
| 第四章 基于CTU的 HEVC帧内/帧间融合并行解码算法 |
| 4.1 概述 |
| 4.2 CTU级 HEVC并行解码算法 |
| 4.2.1 现有方案分析 |
| 4.2.2 方案可优化分析 |
| 4.3 基于CTU的 HEVC帧内/帧间融合并行解码算法 |
| 4.3.1 算法理论设计 |
| 4.3.2 帧间CTU并行解码条件限制分析 |
| 4.3.3 算法具体实现 |
| 4.3.4 理论并行性能分析 |
| 4.4 本章小结 |
| 第五章 基于核心模块融合的HEVC并行解码算法 |
| 5.1 概述 |
| 5.2 HEVC解码器核心模块的融合并行处理 |
| 5.2.1 算法描述 |
| 5.2.2 算法时序分析 |
| 5.3 基于Tilera多核处理平台的HEVC解码平台优化 |
| 5.3.1 结合存储器优化的CABAC熵解码 |
| 5.3.2 结合单指令多数据SIMD的核心模块指令集优化 |
| 5.4 本章小结 |
| 第六章 实验与结果分析 |
| 6.1 实验环境与并行算法评估指标 |
| 6.1.1 实验多核硬件平台与开发环境MDE |
| 6.1.2 实验测试视频序列 |
| 6.1.3 实验评估指标 |
| 6.2 联合并行环路滤波实验与分析 |
| 6.3 基于CTU的帧内/帧间融合并行解码算法实验与分析 |
| 6.4 基于核心模块融合的HEVC并行解码算法实验与分析 |
| 6.5 基于Tilera多核处理平台的HEVC解码平台优化实验 |
| 6.6 本章小结 |
| 第七章 总结与展望 |
| 7.1 总结 |
| 7.2 展望 |
| 参考文献 |
| 附录1 攻读硕士学位期间撰写的论文 |
| 附录2 攻读硕士学位期间撰写的发明专利 |
| 致谢 |
（6）同步多通道宽带本振单元的研究与设计（论文提纲范文）
| 摘要 |
| Abstract |
| 第一章 绪论 |
| 1.1 研究背景及意义 |
| 1.2 国内外研究现状 |
| 1.3 论文的主要内容以及结构安排 |
| 第二章 同步多通道宽带本振单元系统方案 |
| 2.1 系统指标研究与分析 |
| 2.1.1 系统指标 |
| 2.1.2 指标研究与分析 |
| 2.2 常用频率合成技术 |
| 2.2.1 直接数字频率合成 |
| 2.2.2 锁相环频率合成 |
| 2.2.3 混合式频率合成 |
| 2.3 本振单元系统方案 |
| 2.3.1 本振单元系统框图 |
| 2.3.2 本振单元子模块技术指标分析 |
| 2.4 本章小结 |
| 第三章 锁相环基本概念以及系统关键技术 |
| 3.1 锁相环工作原理 |
| 3.1.1 鉴相器 |
| 3.1.2 环路滤波器 |
| 3.1.3 压控振荡器 |
| 3.2 锁相环主要技术指标 |
| 3.2.1 相位噪声 |
| 3.2.2 杂散性能 |
| 3.2.3 频率步进速度 |
| 3.3 系统关键技术研究与分析 |
| 3.3.1 相位同步的概念和意义 |
| 3.3.2 锁相环LMX2595 相位同步方案 |
| 3.4 本章小结 |
| 第四章 同步多通道宽带本振单元设计与实现 |
| 4.1 本振单元系统方案实现 |
| 4.1.1 频率源模块设计与实现 |
| 4.1.2 选频模块设计与实现 |
| 4.1.3 增益及功率分配模块设计与实现 |
| 4.1.4 电源模块设计与实现 |
| 4.2 信道测量系统频率扫描实现 |
| 4.2.1 本振跳频 |
| 4.2.2 基带NCO+本振跳频 |
| 4.3 结构件和上位机软件 |
| 4.3.1 结构件设计 |
| 4.3.2 上位机软件编写 |
| 4.4 本章小结 |
| 第五章 实物测试与分析 |
| 5.1 系统版图与实物 |
| 5.2 相位同步测试与分析 |
| 5.2.1 测试方案 |
| 5.2.2 测试结果与分析 |
| 5.3 系统指标测试与分析 |
| 5.3.1 工作频率范围和输出功率电平 |
| 5.3.2 相位噪声 |
| 5.3.3 杂散性能 |
| 5.3.4 输入信号电平 |
| 5.3.5 频率步进速度 |
| 5.4 本章小节 |
| 第六章 总结与展望 |
| 致谢 |
| 参考文献 |
| 作者简介 |
（7）面向5G移动通信的混合波束赋形相控阵系统及关键技术研究（论文提纲范文）
| 摘要 |
| Abstract |
| 第1章 绪论 |
| 1.1 研究背景和意义 |
| 1.2 研究内容及研究现状 |
| 1.2.1 高性能波束赋形相控阵列研究现状 |
| 1.2.2 5G毫米波混合波束赋形收发系统研究现状 |
| 1.3 本文主要内容与组织结构 |
| 参考文献 |
| 第2章 5G混合波束赋形相控阵系统关键技术研究 |
| 2.1 MIMO技术与OFDM技术 |
| 2.2 5G毫米波波束赋形系统架构 |
| 2.2.1 模拟多波束系统架构 |
| 2.2.2 全数字波束赋形系统架构 |
| 2.2.3 混合数字模拟波束赋形系统架构 |
| 2.3 相控阵列移相网络架构分析 |
| 2.3.1 射频移相架构 |
| 2.3.2 本振移相架构 |
| 2.3.3 中频移相架构 |
| 2.4 移相精度分析,移相误差、幅度误差分析 |
| 2.4.1 移相误差与幅度误差 |
| 2.4.2 移相精度分析 |
| 2.5 系统指标分析 |
| 2.5.1 I/Q信号不平衡 |
| 2.5.2 载波泄露 |
| 2.5.3 宽带信号带内波动 |
| 2.5.4 本振相位噪声 |
| 2.5.5 总体EVM |
| 参考文献 |
| 第3章 应用于5G多用户通信的高精度共口径天线收发阵 |
| 3.1 研究背景 |
| 3.2 基于多用户通信的共口径收发阵列理论和构架 |
| 3.2.1 多用户通信的理论 |
| 3.2.2 共口径收发阵列构架 |
| 3.3 阵列关键模块设计 |
| 3.3.1 移相模块设计 |
| 3.3.2 前端电路设计 |
| 3.3.3 天线单元设计 |
| 3.3.4 控制模块设计 |
| 3.3.5 近场OTA波束校准方案 |
| 3.4 阵列测试方案及测试结果 |
| 3.4.1 阵列射频性能测试 |
| 3.4.2 阵列波束性能测试 |
| 3.4.3 空口通信性能测试 |
| 3.5 总结 |
| 参考文献 |
| 第4章 高精度极化可重构相控阵设计 |
| 4.1 研究背景 |
| 4.2 极化可重构天线阵研究现状 |
| 4.3 极化可重构天线原理分析 |
| 4.4 极化可重构天线设计目的 |
| 4.5 一种基于电调移相器的极化可重构天线 |
| 4.5.1 移相馈电网络的分析与设计 |
| 4.5.2 可重构天线单元的分析与设计 |
| 4.5.3 可重构天线测试结果 |
| 4.6 一种高精度极化可重构相控阵设计 |
| 4.6.1 移相馈电网络的仿真与设计 |
| 4.6.2 射频前端及控制电路设计 |
| 4.6.3 可重构天线单元的设计 |
| 4.6.4 可重构天线测试结果 |
| 4.7 本章小结 |
| 参考文献 |
| 第5章 基于基片集成波导的滤波器和振荡器设计 |
| 5.1 研究背景 |
| 5.2 基于SIW滤波功分的振荡器设计 |
| 5.2.1 振荡器基本原理 |
| 5.2.2 振荡器发展现状和本设计目的 |
| 5.2.3 高性能SIW滤波功分器设计 |
| 5.2.4 有源电路及高性能振荡器设计 |
| 5.2.5 测试结果 |
| 5.3 基于可调基片集成波导滤波器的振荡器设计 |
| 5.3.1 可调振荡器发展现状和本设计目的 |
| 5.3.2 机械可调SIW滤波器设计 |
| 5.3.3 机械可调SIW振荡器设计与测试结果 |
| 5.4 本章小结 |
| 参考文献 |
| 第6章 面向5G的混合波束赋形通信系统 |
| 6.1 研究背景 |
| 6.2 毫米波混合波束赋形MIMO收发系统构架设计 |
| 6.2.1 混合收发系统指标要求 |
| 6.2.2 混合收发系统架构分析 |
| 6.2.3 中频移相架构的优势与限制 |
| 6.3 毫米波收发系统电路模块设计 |
| 6.3.1 毫米波相控阵设计 |
| 6.3.2 中频基带子系统设计 |
| 6.3.3 本振子系统设计 |
| 6.4 毫米波混合波束赋形MIMO收发系统测试结果 |
| 6.4.1 射频性能测试 |
| 6.4.2 阵列波束性能测试 |
| 6.4.3 系统空口通信性能测试 |
| 6.5 本章总结 |
| 参考文献 |
| 总结与展望 |
| 攻读博士学位期间取得的成果 |
| 致谢 |
（8）基于深度学习的视频编码技术研究（论文提纲范文）
| 摘要 |
| Abstract |
| 第1章 绪论 |
| 1.1 课题背景 |
| 1.2 数字视频压缩基础 |
| 1.2.1 视频压缩的基本原理 |
| 1.2.2 视频编码标准的基本框架 |
| 1.2.3 数字视频编码标准的发展历程 |
| 1.3 HEVC标准的关键技术 |
| 1.3.1 块划分方式 |
| 1.3.2 帧内预测 |
| 1.3.3 帧间预测 |
| 1.3.4 环路滤波 |
| 1.4 基于深度学习的视频编码 |
| 1.5 本文课题的提出及其主要贡献 |
| 第2章 基于深度学习的视频编码技术的研究现状 |
| 2.1 帧内预测技术的研究现状 |
| 2.2 帧间预测技术的研究现状 |
| 2.3 环路滤波技术的研究现状 |
| 2.3.1 基于深度学习的环路滤波技术的研究现状 |
| 2.3.2 环路滤波并行优化的研究现状 |
| 2.4 本章小结 |
| 第3章 基于多尺度卷积神经网络的帧内预测 |
| 3.1 问题的提出 |
| 3.2 模式依赖的帧内平滑滤波 |
| 3.2.1 MDISF原理及分析 |
| 3.2.2 MDISF的滤波器设计 |
| 3.2.3 MDISF集成到HEVC |
| 3.2.4 MDISF的实验结果 |
| 3.3 基于多尺度卷积神经网络的帧内预测 |
| 3.3.1 MSCNN的网络结构 |
| 3.3.2 MSCNN的训练策略 |
| 3.3.3 MSCNN集成到HEVC |
| 3.4 实验结果与分析 |
| 3.4.1 实验配置 |
| 3.4.2 与HEVC的性能比较 |
| 3.4.3 与其他方法的性能比较 |
| 3.4.4 网络深度分析 |
| 3.4.5 编解码时间分析 |
| 3.5 本章小结 |
| 第4章 基于深度神经网络的帧间预测 |
| 4.1 问题的提出 |
| 4.2 NNIP的网络结构 |
| 4.2.1 关系估计网络 |
| 4.2.2 组合网络 |
| 4.2.3 深度提纯网络 |
| 4.3 NNIP的训练策略 |
| 4.4 NNIP集成到HEVC |
| 4.5 实验结果与分析 |
| 4.5.1 实验配置 |
| 4.5.2 与HEVC的性能比较 |
| 4.5.3 与其他方法的性能比较 |
| 4.5.4 编解码时间分析 |
| 4.6 本章小结 |
| 第5章 基于卷积神经网络的环路滤波及其并行优化 |
| 5.1 基于卷积神经网络的环路滤波 |
| 5.1.1 CNNF的网络结构 |
| 5.1.2 CNNF的训练策略 |
| 5.1.3 CNNF集成到HEVC |
| 5.1.4 实验结果与分析 |
| 5.2 基于GPU的环路滤波并行优化 |
| 5.2.1 问题的提出以及算法的整体框架 |
| 5.2.2 GPU端 Deblocking的并行结构 |
| 5.2.3 GPU端 SAO的并行结构 |
| 5.2.4 内存优化管理 |
| 5.2.5 实验结果与分析 |
| 5.3 本章小结 |
| 结论 |
| 参考文献 |
| 攻读博士学位期间发表的学术论文及研究成果 |
| 致谢 |
| 个人简历 |
（9）宽带MIMO-OFDM接收机定时同步方案与实现（论文提纲范文）
| 摘要 |
| ABSTRACT |
| 符号对照表 |
| 缩略语对照表 |
| 第一章 绪论 |
| 1.1 研究背景及意义 |
| 1.2 国内外研究现状 |
| 1.2.1 符号定时同步技术 |
| 1.2.2 采样钟定时同步技术 |
| 1.3 本文主要工作与篇章结构 |
| 1.3.1 本文的主要工作 |
| 1.3.2 本文的篇章结构 |
| 第二章 宽带MIMO-OFDM传输技术理论基础 |
| 2.1 MIMO-OFDM系统技术简介 |
| 2.1.1 OFDM调制基本原理 |
| 2.1.2 OFDM调制信号帧结构 |
| 2.1.3 MIMO多分支收发机制 |
| 2.1.4 MIMO-OFDM系统模型 |
| 2.2 时频同步误差对接收机性能的影响 |
| 2.2.1 OFDM符号定时同步误差的影响 |
| 2.2.2 频率同步误差的影响 |
| 2.2.3 采样钟定时同步误差的影响 |
| 2.3 设计的MIMO-OFDM接收机定时同步方案 |
| 2.3.1 系统接收机同步模型 |
| 2.3.2 接收机定时同步总体方案 |
| 2.4 本章小结 |
| 第三章 系统接收机定时同步方案算法 |
| 3.1 OFDM符号定时同步算法 |
| 3.1.1 联合最大似然算法 |
| 3.1.2 多点集相关算法 |
| 3.1.3 提出的多径时延联合估计算法 |
| 3.1.4 算法性能仿真与分析 |
| 3.2 采样钟定时同步与恢复算法 |
| 3.2.1 模拟域恢复方案 |
| 3.2.2 数字域恢复方案 |
| 3.2.3 性能仿真与分析 |
| 3.3 OFDM接收机同步管理机制 |
| 3.4 本章小结 |
| 第四章 系统接收机定时同步方案FPGA实现 |
| 4.1 接收机定时同步电路实现方案设计 |
| 4.2 算法模块电路设计 |
| 4.2.1 符号定时同步模块电路设计 |
| 4.2.2 采样钟同步模块电路设计 |
| 4.2.3 频偏恢复控制模块电路设计 |
| 4.3 射频接口模块电路设计 |
| 4.3.1 AD9361寄存器配置 |
| 4.3.2 AD9361数据传输方式 |
| 4.3.3 射频部分硬件实现 |
| 4.4 方案综合测试 |
| 4.5 本章小结 |
| 第五章 总结与展望 |
| 5.1 全文工作总结 |
| 5.2 进一步研究展望 |
| 参考文献 |
| 致谢 |
| 作者简介 |
（10）基于FPGA的数字下变频和数字同步技术实现（论文提纲范文）
| 摘要 |
| Abstract |
| 第一章 绪论 |
| 1.1 研究背景 |
| 1.2 研究现状 |
| 1.3 面临的问题 |
| 1.4 本文结构安排 |
| 第二章 基础知识 |
| 2.1 引言 |
| 2.2 FPGA基础知识 |
| 2.3 通信系统架构 |
| 2.4 关键技术介绍 |
| 2.4.1 下变频技术 |
| 2.4.2 同步技术 |
| 2.5 本章小结 |
| 第三章 基于FPGA的数字下变频实现 |
| 3.1 引言 |
| 3.2 数字下变频系统模型 |
| 3.3 信道化接收机数字下变频实现 |
| 3.3.1 基于FPGA的数字下变频实现 |
| 3.3.2 基于FPGA的变速率窄带滤波 |
| 3.4 仿真验证与性能分析 |
| 3.4.1 基于MATLAB的滤波性能仿真 |
| 3.4.2 基于FPGA的数字下变频系统验证 |
| 3.4.3 方法性能分析 |
| 3.5 本章小结 |
| 第四章 基于FPGA的数字同步技术实现 |
| 4.1 引言 |
| 4.2 同步技术原理模型 |
| 4.3 数字锁相环原理介绍 |
| 4.3.1 鉴相器(PD) |
| 4.3.2 数控振荡器(NCO) |
| 4.3.3 环路滤波器(LF) |
| 4.4 仿真验证与性能分析 |
| 4.4.1 基于MATLAB的锁相环性能仿真 |
| 4.4.2 基于FPGA的数字锁相环性能验证 |
| 4.4.3 耗费逻辑资源分析 |
| 4.5 本章小结 |
| 总结与展望 |
| 本文工作总结 |
| 后期工作展望 |
| 参考文献 |
| 攻读硕士学位期间取得的研究成果 |
| 致谢 |
| 附件 |
四、新一代数字环路技术的分析和实现（论文参考文献）
- [1]基于软件无线电的数据传输系统设计与实现[D]. 毕彦峰. 中北大学, 2021(09)
- [2]基于北斗三号的无线电掩星接收机信号处理关键技术研究[D]. 仇通胜. 中国科学院大学(中国科学院国家空间科学中心), 2021(01)
- [3]HIAF-BRing电源样机数字控制器设计和实现[D]. 谭玉莲. 中国科学院大学(中国科学院近代物理研究所), 2021(01)
- [4]基于锦标赛选择的混沌人工蜂群算法的水声信道盲均衡研究[D]. 杜子俊. 青岛科技大学, 2021(01)
- [5]基于多核处理平台的HEVC解码核心模块并行处理的算法设计与实现[D]. 李毅. 南京邮电大学, 2020(03)
- [6]同步多通道宽带本振单元的研究与设计[D]. 蔡依伦. 东南大学, 2020(01)
- [7]面向5G移动通信的混合波束赋形相控阵系统及关键技术研究[D]. 张若峤. 东南大学, 2019(01)
- [8]基于深度学习的视频编码技术研究[D]. 王洋. 哈尔滨工业大学, 2019(01)
- [9]宽带MIMO-OFDM接收机定时同步方案与实现[D]. 许森. 西安电子科技大学, 2019(02)
- [10]基于FPGA的数字下变频和数字同步技术实现[D]. 蔡长城. 华南理工大学, 2019(02)